CPU
- 주기억장치에서 프로그램 명령어와 데이터를 읽어와 처리하고 명령어의 수행 순서를 제어한다.
- 비교와 연산을 담당하는 산술논리연산장치(ALU)와 명령어 해석과 실행을 담당하는 제어장치, 데이터 저장소인 레지스터로 구성
시스템 버스
- 다른 구성 요소로 데이터를 보낼 수 있는 통로가 되어준다.
- 용도에 따라 데이터, 주소, 제어 버스로 나누어진다.
데이터 버스
- 기억장치와 입출력장치의 명령어와 데이터를 중앙처리장치로 보내거나 중앙처리장치의 처리 결과를 기억장치와 입출력장치로 보내는 ‘양방향’버스다.
주소 버스
- 데이터를 정확히 실어나르기 위해서는 기억장치 주소를 정해줘야 한다.
- 주소버스는 중앙처리장치가 주기억장치나 입출력장치로 기억장치 주소를 전달하는 통로이기 때문에 “단방향” 버스다.
- 예) 프로세서에서 001010010이란 위치에 데이터를 보내려면 데이터 뿐만 아니라 목적지인 001010010도 주소 버스를 통해서 보낸다.
제어 버스
- 주소 버스와 데이터 버스는 모든 장치에 공유되기 때문에 이를 제어할 수단이 필요함
- 제어 버스는 중앙처리장치가 기억장치나 입출력장치에 제어 신호를 전달하는 통로임
- 제어 신호 종류 : 기억장치 읽기 및 쓰기, 버스 요청 및 승인, 인터럽트 요청 및 승인, 클락, 리셋 등
- 제어 버스는 읽기 동작과 쓰기 동작을 모두 수행하기 때문에 '양방향' 버스임
'cs > computer architecture' 카테고리의 다른 글
| 메모리 계층 구조 (0) | 2023.04.15 |
|---|---|
| 파이프라이닝 (0) | 2023.04.15 |
| RISC, CISC (0) | 2023.04.15 |
| 고정 소수점 & 부동 소수점(fixed point & floating point) (0) | 2023.04.15 |
| 캐시 메모리(cache memory) (0) | 2023.04.13 |
